欢迎光临-金致卓科技
电子设计、制板、SMT一站式服务提供商
新四板挂牌代码:669307

0755-2997 6660

pcb板设计布局规则是这样的

发布时间:2019-08-02 编辑作者:金致卓 阅读:380

pcb板设计需要在不同阶段的不同点设置。在布局阶段,大网格点可用于设备布局;

对于IC和非定位连接器等大型设备,可以使用50到100 mil的网格精度进行布局。对于诸如电阻器,电容器和电感器的无源小型器件,可以使用25 mil网格进行布局。大网格点的精确度有利于装置的对准和布局的美感。

pcb板设计布局规则:

1.在正常情况下,所有组件应放在电路板的同一侧。只有当顶部元件太密集时,才能放置一些高度有限且发热量低的器件,例如贴片电阻器,贴片电容器和贴纸。芯片IC放置在下层。

2.在保证电气性能的前提下,元件应放置在栅格上并相互平行或垂直排列,以保持整洁美观。在正常情况下,组件不允许重叠;部件以紧凑的方式布置,并且部件应布置在整个布局上。均匀分布,均匀性和一致性。

3.电路板上相邻组件之间的最小间距应小于1MM。

4.电路板边缘一般不小于2MM。板的最佳形状为矩形,纵横比为3:2或4:3。当电路板规模大于200MM×150MM时,应考虑电路板。机械强度。

pcb板设计中,应分析电路板的单元,并根据功能进行布局设计。当布置电路的所有组件时,必须满足以下原则:

1.根据电路的流量布置每个功能电路单元的位置,使布局便于信号循环并使信号尽可能保持一致。

2.以每个功能单元的核心部件为中心并围绕它。元件应均匀,整体和紧凑地布置在pcb板设计上,以最小化和缩短元件之间的引线和连接。

1.制作封装库时,注意原理图引脚之间的一对一对应关系;如果引脚不对应,则在获得PCB时会发生元件隔离现象。

2. pcb板设计上的任何迹线都会导致信号在通过高频信号时出现延时。蛇形迹线的主要功能是补偿“相同组”信号线中较小的延迟。这些部件通常没有或少于其他信号的逻辑;最典型的是时钟线,通常不需要经过任何其他逻辑处理,因此其延迟将小于其他相关信号。

由于应用具有不同的功能,如果蛇形线迹出现在电脑板上,它主要作为滤波电感,以提高电路的抗干扰能力。计算机主板上的蛇形轨迹主要用于某些时钟信号,如PCIClk,AGPClk,有两个功能:1。阻抗匹配;滤波电感使用蛇形线有助于提高主板和显卡的稳定性,有助于消除电流通过时长直线引起的电感,并减少线间的串扰,这在高频时尤为明显。 。

3.当焊接面的安装部件采用波峰焊生产工艺时,电阻器和电容器的轴向应垂直于波峰焊传输方向,并且阻塞和SOP(PIN间距大于或等于1.27毫米)。部件的轴向与输送方向平行。有源间距小于1.27 mm(50 mils)的有源元件,如IC,SOJ,PLCC和QFP,可避免波峰焊接。

4. BGA与相邻组件之间的距离> 5 mm。其他贴片组件之间的距离> 0.7 mm;安装元件垫的外侧与相邻的插入元件的外侧之间的距离大于2mm;带压接元件的PCB,压接连接器周围5 mm范围内不应有插入元件或设备,焊接表面5 mm范围内不应有安装元件或设备。

5. IC去耦电容的布局应尽可能靠近IC的电源引脚,电源和地之间形成的环路应尽可能短。

6.放置组件时,应考虑使用相同电源的设备应尽可能放在一起,以方便将来的电源分离。

7.用于阻抗匹配目的的电阻容器的布局应根据其性质合理安排。串联匹配电阻的布局应靠近信号的驱动端,距离不应超过500密耳。匹配电阻和电容的布局必须区分信号的源端和端。对于多负载终端匹配,它必须在信号的远端匹配。 。

8.布局完成后,打印出装配图,供原理图设计人员检查器件封装的正确性,并确认板,背板和连接器之间的信号对应关系,接线后可以开始接线。确认。


声明:本文源自金致卓官网整合整理,如文章和转稿涉及版权等问题,请作者在及时联系本站,我们会尽快处理。
地址:http://www.gtl-tech.com/news/12.html
分享到:
若急需解决问题请加入我们微信客服或咨询在线客服;
新闻资讯

专注于电子设计、PCB Layout设计、PCB制板、SMT贴片一站式服务的科技公司

销售热线:0755-2997 6660
服务专家:136 7015 5505
Email:gtl@gtl-tech.com
地址:深圳市宝安区航城街道鹤洲恒丰工业城B11栋六层

微信公众号

版权所有© 2018 金致卓 All Right Reserved. 粤ICP备17007908号-1

在线
客服

在线客服服务时间:9:00-24:00

TOP